Waveshare XILINX FPGA основная плата для разработки Xilinx Spartan 3E XC3S250E оценочная + XCF02S

XILINX FPGA основная плата для разработки Xilinx Spartan-3E XC3S250E оценочная плата + XCF02S поддержка вспышки JTAG = Core3S250E FPGA основная плата, оснащен чипом XILINX Spartan-3E XC3S250E на борту Обзор

 

Core3S250E-это основная плата FPGA, которая оснащена встроенным устройством XC3S250E, поддерживает дальнейшее расширение. Бортовой 1 шт. XCF02S Интегрированная Базовая схема FPGA, такая как часы Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты ввода/вывода доступны на контактных заголовках Бортовой JTAG отладка/программирование интерфейс 2,54 мм шаговый шаг, подходит для подключения к вашей системе приложений

 

Что на борту

 

XC3S250E:Устройство XILINX Spartan-3E FPGA с функциями: Рабочая частота:50 МГц Рабочее напряжение:1,15 в ~ 3,3 В Упаковка:QFP144 I/Os:80 LEs:250 K RAM:216кб DCMs: 4 Отладка/программирование:поддержка jtag AMS1117-3.3 (с нижней стороны),3,3 В регулятор напряжения AMS1117-2.5 (с нижней стороны),Регулятор напряжения 2,5 В AMS1117-1.2 (с нижней стороны),Регулятор напряжения 1,2 В XCF02S (на нижней стороне),Встроенная последовательная флэш-память, для хранения кода Индикатор питания Светодиоды Индикатор инициализации FPGA Кнопка сброса Кнопка nCONFIG:Для повторной настройки чипа FPGA, эквивалент перезарядки питания Выключатель питания 50 м активный кристалл (на нижней стороне) 5 V DC jack Интерфейс JTAG:Для отладки/программирования Расширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения Светодиодные перемычки

 

 

Фотографии

Примечание:
Core3S250E предоставляет интерфейс отладки JTAG, но не интегрирует любую функцию отладки, требуется отладчик.
Материнская плата и программист/отладчик на фотографиях не включены в цену.

 

Интерфейс отладки/программирования

 

 

Плата разработки Open3S250E FPGA интегрирует интерфейс JTAG для программирования/отладки. JTAG названия и описание сигнала Штырь Название сигнала Описание 1 GND Сигнал заземления 2 VCC (TRGT) Целевой источник питания 3 GND Сигнал заземления 4 TMS JTAG state machine control 5 GND Сигнал заземления 6 TCK Сигнал часов 7 GND Сигнал заземления 8 TDO Данные от устройства 9 GND Сигнал заземления 10 TDI Данные для устройства 11 GND Сигнал заземления 12 NC   13 GND Сигнал заземления 14 NC   15 GND Сигнал заземления Надпись JTAG

  Ресурсы для развития

 

Плата разработки Open3S500E FPGA поставляется с компакт-диском руководства пользователя, включая ресурсы разработки, перечисленные ниже:

 

Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8) Демонстрационный код (Verilog, VHDL) Схема (PDF) FPGA разработка документов

 

  В комплект входит

 

 

Основная плата Core3S250E x 1 Кабель питания USB x Руководство пользователя CD x 1